Vivado HLS를 이용하여 Zynq-7000 All Programmable SoC 상에서 OpenCV application을 HW acceleration 을 이용하여 구현하는 방법
2013-12-19 10:30~13:00
XILINX / 정 웅 부장
김*현2013-12-19 오전 11:05:37
HLS Video Library에 새로운 기능을 추가 하고자 하면 어떻게 해야하는지?xilinx12013.12.19
user가 function을 추가하고자 하는 경우에는 기본적인 math library를 이용하셔서 function을 구성하시면 됩니다. 오늘 보여드린 ug902를 참고 하시고, 부족한 function이 있으시면 알려주시기 바랍니다.무명2013-12-19 오전 11:02:48
PL 쪽의 MIG를 통한 연결은 memory 용량 제약이 얼마나 되나요?xilinx22013.12.19
메모리 사이즈의 제약이라기 보다는 MIG를 여러개 사용하여 확장할 수 있습니다. DDR3기준 max 1866Mhz 까지 지원합니다sang***2013-12-19 오전 11:02:36
opencv 모든 라이브러리를 hsl library가 모두 대응 가능한가요?xilinx12013.12.19
hls video library입니다. opencv의 모든 function이 hls video libarary에 포함된 것은 아닙니다. 주로 pixel processing 관련 function 위주로 구성되어 있습니다.안*수2013-12-19 오전 11:02:22
HLS를 이용하면 결국 HDL Code Generation이 되는 것인데요.. DO-254와 같은 인증을 받기 위해서는 Code Generation도 인증이 필요합니다.. HLS도 254 인증이 가능한가요?xilinx12013.12.19
네...A&D쪽에서 많이 사용하기 때문에 인증작업중에 있습니다. 완료 여부는 확인해 보도록 하겠습니다. 미국에서는 방산쪽에서 많이 사용합니다.sang***2013-12-19 오전 11:00:00
vivado는 어디서 구할 수 있나요?xilinx22013.12.19
vivado evaluation license는 www.xilinx.com에 계정을 만드시면 받으실 수 있으며 정식 license는 Avnet/Makus 대리점을 통해 구매 가능하십니다.김*빈2013-12-19 오전 10:59:37
fpga 의 hdl 시뮬레이션은 타이밍을 볼수 있었던것로 생각됩니다. c로 작성한 코드의 실뮬레이션은 어느정도 기능을 제공하고, 어떤 방식으로 결과를 볼수 있나요?xilinx12013.12.19
시뮬레이션 결과는 C로 만들어진 test bench를 사용하셔서 확인하실 수 있습니다. 즉, 모든 검증은 C base의 개발 방식으로 진행 됩니다. HDL에서 나온결과를 C tb에서 불러서 확인합니다.JinH***2013-12-19 오전 10:58:47
ARM core와 FPGA Logic 사이의 인터페이스는 어떡해 구성을 해야하나요?xilinx12013.12.19
HP port 0/1/2/3(64 bit 4개) S GP 0/1(32bit 2개) M GP 0/1(32bit 2개) ACP 를 이용한 AXI interconnect를 이용하시면 됩니다.,무명2013-12-19 오전 10:58:43
현재 제공되는 예제에 어떤 것들이 있나요?(응용 또는 라이브러리)xilinx12013.12.19
기본적 math는 모두 지원됩니다. 예제는 다양합니다만, 기본적인 tutorial은 fitler 예제도 되어 있습니다.이*범2013-12-19 오전 10:58:00
zynq-7000 에 들어가있는 arm core 버전을 알고 싶습니다.xilinx22013.12.19
현재 Duar ARM Cortex-A9 입니다.JinH***2013-12-19 오전 10:57:39
ARM core 와 FPGA 사이 인터페이스는 어떤식으로 구성을 해야하는건가요?xilinx12013.12.19
HP port 0/1/2/3(64 bit 4개) S GP 0/1(32bit 2개) M GP 0/1(32bit 2개) ACP 로 구성 됩니다.
