Altera의 차세대 고성능 저전력 FPGA 및 SoC Arria 10

2015-09-01 08:30~12:00

ALTERA / 노진수 과장

  • 김*훈2015-09-01 오전 11:15:13

    Altera FPGA를 이용하여 Encoder/Decoder 기능구현이 가능 하나요? 아니면 3rd Party IP를 이용해야 하나요?
  • altera32015.09.01

    어떤 IP의 encoder/decoder 인지에 따라서 지원 여부가 틀려 집니다.
  • Youn***2015-09-01 오전 11:14:32

    PCIe hard IP가 tool 에서 무상 제공되는지요
  • altera32015.09.01

    PCIe Hard IP는 device price에 포함되어 있다고 생각하시면 됩니다.
  • 심*석2015-09-01 오전 11:13:11

    Dark current(암전류)는 어느정도인가요?
  • altera12015.09.01

    디자인과 Resource사용에 비례합니다. EPE tool사용하여 예측하여 볼수 있으며, 해당 디자인이 있다면 Power epe를 사용하여 좀더 정확한 전류를 알 수 있습니다.
  • 무명2015-09-01 오전 11:12:55

    오토모티브 PWM 모터 제어 또는 BLDC 모터 솔루션(라이브러리, IP) 제공가능한지요?
  • altera32015.09.01

    다음 URL 참보 부탁 드립니다. https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/ds_1038_doc_mc.pdf
  • 이*훈2015-09-01 오전 11:12:54

    IMAC 에서도 개발할수있는 챤스를 언제 만들어 주시는지요 혹 계획은 있는지요?
  • altera22015.09.01

    아쉽게도 MAC에 대한 지원 계획은 아직 없습니다.
  • 김*훈2015-09-01 오전 11:12:42

    1K Logic은 몇 Gate로 표현이 가능 하나요?
  • altera32015.09.01

    단순 비교는 힘듭니다. dsp 나 embedded memory block이 보함되어 있기 때문입니다. 다음 URL을 참조 부탁 드립니다. https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an110.pdf
  • 이*훈2015-09-01 오전 11:11:19

    이 제품의 특장점으로 몇가지로 꼽는다면? 3~5가지 정도로 축약하여
  • altera32015.09.01

    Arria V와 비교하여 Density, Performance, Power, Transcevier 대역폭 입니다.
  • 박*규2015-09-01 오전 11:11:06

    방송 및 스튜디오 장비 개발업체에 있어 4K, 3D, 코덱을 포함한 비디오 및 이미지 프로세싱을 통합하는 전력, 공간, 비용 효율적인 솔루션 제공 여부 궁금합니다.
  • altera22015.09.01

    전력은 20nm 공정으로 기존 device 비해 전력 효율이 좋으며, 공간과 비용은 device 의존적입니다. 방송 관련 비디오 프로세싱 솔루션은 여러가지 제공합니다.
  • 무명2015-09-01 오전 11:11:04

    전기차의 ON board charger나 Inverter controll용 솔루션을 제공바랍니다
  • altera22015.09.01

    SoC device를 이용한 App note가 있습니다. https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01210-electric-vehicles.pdf
  • 심*석2015-09-01 오전 11:10:18

    Internal DSP를 사용하는데 있어서 Sound turning은 알고리즘을 따로 가지고 있나요?
  • altera22015.09.01

    Sound tuning 알고리즘을 따로 가지고 있지는 않습니다. 다만 알고리즘 구현시 사용되는 곱셈 연산을 fixed point , floating point 형태 모두 지원 가능 합니다.