HOME 전체보기 기술 문서 베스트 댓글
Xilinx의 임베디드 비전 세미나 Part 2 : Surveillance

2017-06-08 10:30~12:00

XILINX / 정웅 부장

웨비나정보 웨비나Q&A

  • 김*수2017-06-08 오전 10:46:16

    어떤 개발 환경이 필요한가요?

  • xilinx12017.06.08

    질문을 좀 더 구체적으로 다시한번 부탁 드립니다.

  • 박*희2017-06-08 오전 10:46:10

    현재 서베일런스에서 머신러닝이 결합되어 사용되는 사례가 있으면 소개 부탁드립니다

  • xilinx12017.06.08

    기존 서베일런스 시스템은 단순히 영상을 전달하고 저장하는 형태 였습니다. 영상을 보고 인식및 판단은 사람이 하는 형태입니다. 머신러닝이 결합되면 사람이하던 작업을 기계가 대신하게 됩니다. youtube 에서 surveillance machine learning 으로 검색보시기 바랍니다.

  • 김*열2017-06-08 오전 10:43:31

    [질문] 요즘은 우리나라도 CCTV 천국이 되고 있는데요. 해킹에 의한 악용을 방지하기 위한 Xilinx만의 방안이나 솔루션이 있으면 특장점을 알려 주세요.

  • xilinx22017.06.08

    네트워크 암호화 IP와 같은 보안 솔루션 및 anti-tamper와 같은 물리적인 safety 솔루션을 제공하고 있습니다. 보다 자세한 내용은 자일링스 홈페이지에서 secure solution을 참조하시길 바랍니다.

  • 정*균2017-06-08 오전 10:42:50

    센서퓨전, 리얼타임에 더 적합하다는것이 타사 제품비교시에 어떤부분의 파라미터를 비교해서 확인할수 있는지요?

  • xilinx12017.06.08

    디바이스 자체의 parameter ...GMAC이나 GOPs 등으로 바로 비교하기는 어렵습니다. 시스템 관점의 성능으로 비교하시는 바람직합니다.

  • 서*준2017-06-08 오전 10:42:28

    zynq 인터럽트 반응시간과 인터럽트루틴에서 구현할 floating 연산시간이 어떻게 되나요, 이 floating 연산을 Vivado HLS을 사용해서 fpga logic으로 구현하는 것이 고속화에 유리한가요? floating 연산을 fpga logic으로 구현시 속도는 어느 정도인가요?

  • xilinx22017.06.08

    zynq는 ARM cotex A9 및 NEON coprocessor를 갖고 있습니다. CPU의 플로팅 연산은 해당 CPU 및 프로세스와 동일 합니다. HLS를 이용하여 floating 연산을 FPGA로 구현하실 수 있으며, 알고리즘 별로 다르지만 병렬처리가 유리한 알고리즘의 경우 CPU로 처리하는 것보다 더 빠르게 처리 하실 수 있습니다.

  • 전*석2017-06-08 오전 10:42:11

    별개의 질문입니다만, 귀사의 XC3S200A-4FTG256C를 사용하고 있습니다만, 귀사에서 recommend한 SPI FLASH M25P,PE Series 등 여러가지가 있는데 해당 IC가 현재 생산중지입니다만, 이에 대한 대책이 있을까요? iMPACT부터 전부 사용이 불가능한 상황입니다. Macronix, Winbond에 대체가능한 SPI FLASH가 있지만, iMPACT에서 선정이 불가능합니다. 이에 사용 가능한 방법이 있을까요?

  • xilinx22017.06.08

    이번 세미나와 관련이 크지 않아 답변드리기 어렵습니다. 자일링스 홈페이지나 대리점에 메일을 보내주시면 감사히겠습니다.

  • 조*우2017-06-08 오전 10:41:34

    성능 대비 소비 전력에 관련된 객관적인 자료가 있으면 제공해 주실 수 있나요? 예를 들어 시간당 Float Point 연산속도 대비 전력 등등...

  • xilinx12017.06.08

    FPGA 에서 Floating point 연산이 가능합니다만, interger 대비하여 resource 를 많이 사용하기 때문에[ 효율성이 상대적으로 떨어집니다. FPGA의 효율성을 극대화하기 위해서는 interger 로 system modeling 하시는것이 좋습니다. 성능과 전력 자료는 Xilinx website에서 developer zone을 확인하시기 바랍니다.

  • 신*욱2017-06-08 오전 10:39:51

    다른 솔루션에 비해 가장 적은 watt를 소모한다고 하시는데, 근거 자료가 있나요?

  • xilinx12017.06.08

    네 Xilinx website 에서 develper zone 에서 SDAceel zone이나 SDSoC zone 을 확인하시기 바랍니다.

  • 정*균2017-06-08 오전 10:39:04

    병렬처리를 재사용한 예가 어떤것이 있을까요?

  • xilinx12017.06.08

    네 일반적으로 많이 사용되는 방식입니다. 쉽게 생각하셔서 기존 FPGA 디자인 시에 동일한 IP를 다른 종류의 FPGA 디바이스에 사용한다던지, 같은 device내에 동일한 IP를 다수 넣는 것과 같은 개념입니다.

  • 이*학2017-06-08 오전 10:38:46

    tool flow를 사용할때 가장 큰 효능이 무엇인가요?

  • xilinx22017.06.08

    tool flow는 어떤 플로우를 말씀하시는 건가요?
EEWEBINAR