HLS 101 - 모든 RTL 하드웨어 디자인 팀이 알아야 하는 것
2020-07-02 10:30~12:00
Mentor, a Siemens Business / 이준석 차장
정*수2020-07-02 오전 10:59:05
좋은 내용 감사합니다.e4ds2020.07.02
감사합니다. 재방송을 통해 놓치신 부분을 들어보세요!홍*연2020-07-02 오전 10:56:56
HLS를 통해서 텐서플로나 Caffe와 같은 프레임 워크로 작성된 ML 추론 모델 정의를 읽을 수 있나요?Mentor32020.07.02
HLS는 C/C++ 기반이기만 한다면 TF, caffe 프레임웍도 RTL 변환 가능합니다. 추론 모델 정의를 읽는 것은 RTL 생성과는 별도의 시스템을 필요로 하기 때문에 추가 작업이 필요합니다.이*태2020-07-02 오전 10:53:59
코드 검증관련 결과레포트는 어떻게 츨력되나요? 테스트벤치결과도 모두 포함가능한가요?mentor22020.07.02
유저가 tesbench에 입력으로 넣은 test vector에 따라서 C/C++로 디자인된 소스코드의 커버리지를 확인할 수 있습니다. Catapult Coverage를 활용하시면 원하시는 결과를 얻으실 수 있습니다. HLS 소스코드의 커버리지는 RTL 코드커버리지와 유사하게 expression, branch 커버리지가 포함 됩니다.오*익2020-07-02 오전 10:53:22
HLS는 처음 첩하는데요. 주로 어떤 분야에서 사용 또는 응용되나요?Mentor32020.07.02
웨비나 앞부분에 소개된 부분인데요 AI, ML, 셀룰러 등 복잡한 알고리즘과 빠른 TTM이 요구되는 분야에 사용됩니다.신*영2020-07-02 오전 10:52:01
verilog만 해봐서 그런지 생소한 부분도 많고 많이 어렵네요..Mentor12020.07.02
안녕하세요 보다 많은 HLS 관련 기술 정보를 https://www.mentor.com/promotions/korean#hls 여기서 보실 수 있습니다. 유익한 자료가 되시기 바랍니다.신*욱2020-07-02 오전 10:51:37
Mentor에서 판매하는 Catapult HLS와 연동되는 EDK도 있나요?mentor22020.07.02
EDK는 무엇을 의미 하시는 것일지요? FPGA의 경우 Xilinx, Altre(Intel)용 라이브러리가 제공됩니다. ASIC의 경우 technology에 따라 standard cell library (.lib, .db)가 필요합니다.이*진2020-07-02 오전 10:51:18
system c 도 가능한가요? 주변 부서를 보니 C나 C++ 을 RTL과 함께 코딩하는게 힘들어서 system c 도입하려고 하던데요.mentor22020.07.02
네. SystemC도 지원하고 있습니다. 두 가지 언어 모두 원활히 지원 됩니다.장*수2020-07-02 오전 10:49:35
반갑습니다.Mentor12020.07.02
참석해주셔서 감사합니다.정*균2020-07-02 오전 10:46:30
타켓보드 없이 설명해주시는것을 시뮬레이션할수 있는 소프트웨어 툴킷이 있는지요?Mentor32020.07.02
로직 시뮬레이션 툴로 가능한 부분입니다. 시중의 EDA 시뮬레이터를 지원합니다.조*우2020-07-02 오전 10:46:25
FPGA마다 Timing 혹인 입출력 관련된 특정한 Block을 가지고 있는데 이것을 HLS에서 특정할 수 있나요? 즉, 특수 목적 Block/HW를 특정 입출력에 연결할 수 있나요?Mentor32020.07.02
이미 있는 디자인이며 HLS로 합성하지 않을 부분은 black box 모델로 사용하시면 가능한 부분입니다.
